PLL 版图怎么规划？VCO 电源推频、护环隔离与环路滤波电容分析

设计电荷泵锁相环时，原理图能工作只是第一步。到了版图阶段，VCO 附近的一条电源线、数字模块的位置，甚至一组滤波电容占用的面积，都可能影响最终性能。

本文依据公开的 GitHub Issue #17，梳理 PLL floorplan 中值得关注的问题。需要先说明：现有材料只有 Issue 快照，没有原始决策记录、PDK 规则、原理图、版图和仿真数据，因此下文会区分 Issue 陈述与待验证的技术分析。

先理解电荷泵 PLL

一般而言，电荷泵 PLL 由鉴相鉴频器 PFD、电荷泵 CP、环路滤波器、压控振荡器 VCO 和反馈分频器组成。PFD 比较参考时钟与反馈时钟的相位差；电荷泵据此对滤波电容充放电；滤波器产生较平滑的控制电压；VCO 再把控制电压转换为输出频率。

这里的“环路”是指输出经过分频后重新送回输入比较。环路带宽表示控制系统能较快跟踪和抑制哪些频率范围内的扰动。

Issue 已确认了什么

在 issue.txt 保存的 2026-08-05 快照中，Issue #17 带有 loom:blocked 标签。任务要求在小于 0.15 mm² 的初步面积预算下，规划 VCO 隔离、分离或星形供电、去耦、环路滤波电容、电荷泵电流源匹配和 PFD 对称性。验收目标包括在 layout/ 中形成 floorplan 记录及通过 DRC 的模块放置或 GDS 骨架，但现有材料没有证明这些工作已经完成。

Issue 的 curator 文本将该 VCO 描述为电流饥饿型环形 VCO。所谓“电源推频”，就是电源变化引起振荡频率变化。Issue 转述未随本文提供的 DR-003，称推频系数为 −24%/V 至 −51%/V，并称 100 mV p-p 的 vdd_vco 纹波在开环条件下可对应最高 2.5% 的周期 RMS 抖动。这些数值来自 Issue 对设计记录的转述，仍需结合原始仿真设置确认适用范围。

Issue 还转述 DR-003，将约 −30.3%/V 归因于 f ∝ 1/V_swing 项，其中 V_swing 是振荡节点的电压摆幅。现有材料不足以验证这一归因及其普遍适用范围。

电容面积带来的布局约束

以下器件和数值均为 Issue 对 DR-006 的转述。由于 DR-006、PDK 规则和原始仿真数据未提供，所以不能独立确认其尺寸、容量范围或适用性。

Issue 称，C1 由四个 cap_nmos_03v3_b 构成，每个约 87 μm × 87 μm，总面积约 0.030 mm²，电容范围约 107～133 pF；C2 是一个约 31.4 μm × 31.4 μm、约 2.0 pF 的 MIM 电容。按上述转述，C1 约占初步面积预算的 20%，因此它会明显约束模块摆放与控制电压走线。

待验证的版图假设

一种可能的噪声路径是：分频器或 PFD 的开关电流经电源或衬底耦合到 VCO，造成瞬时频率变化。该机制符合一般工程分析，但现有材料不能证明它已经在本项目中发生。

建议比较共用供电与分离供电方案，并评估去耦电容、回流路径和模块间距。护环可作为候选隔离手段，但具体阱结构、间距和接触孔布置必须依据实际 GF180 PDK 规则，不能由本文给出结论。

电荷泵电流源可评估共质心布局。共心布局通常用于降低线性空间梯度及部分布局相关系统误差；它不能消除器件本征随机失配，也不能修复电路拓扑导致的系统性误差。是否需要虚设器件及其布置方式，也应依据实际器件阵列和 PDK 匹配规则确定，现有 Issue 未给出这一要求。

建议怎样验证

可在仿真中向 vdd_vco 注入幅值和频率均明确的扰动，记录 VCO 周期、控制电压和输出相位。待验证的预期波形是：电源扰动可能表现为周期变化或相位偏移，但是否出现、幅度多大，仍取决于环路带宽、寄生参数和实际拓扑。

版图完成后，建议分别检查 DRC、LVS、寄生提取及 PVT 角落结果。Issue 称某闭环记录的 9 行结果中，有 5 行受到小于 100 ps 时间步长伪影影响，不能作为设计结论；Issue 称其余 4 行可以引用，但本文同样没有获得原始记录复核。完整 45-corner 闭环重跑、最终面积和性能指标目前都不能视为已经完成。

这份 Issue 提供的是一组待落实的版图约束。推频数据可为隔离需求提供输入，滤波电容会影响面积规划，匹配分析则约束电荷泵布局；最终取舍仍需由工艺规则、寄生提取和可复现的闭环验证共同确认。

PLL 版图怎么规划？VCO 电源推频、护环隔离与环路滤波电容分析