FPGA 常用词汇大全（入门必看｜建议收藏）

刚入门 FPGA 的同学，最容易遇到的一个问题就是：
“资料能看懂一半，但很多词不明白是什么意思。”

比如：

• RTL 是什么？

• 时序约束到底约束了啥？

• 综合、实现、布局布线有什么区别？

• BRAM、LUT、FF 到底谁干啥的？

这篇文章我帮你系统整理了一份 FPGA 常用词汇大全，涵盖：

• 🔹 基础概念

• 🔹 设计流程相关

• 🔹 代码 / 架构相关

• 🔹 时序与约束

• 🔹 工程与调试常见术语

适合👇
✅ FPGA 初学者
✅ 转行嵌入式 / IC 的同学
✅ 刚学 Verilog / Vivado 的朋友

一、FPGA 基础概念类

FPGA（Field Programmable Gate Array）

现场可编程门阵列，一种可以反复配置逻辑结构的可编程芯片。

特点：

• 上电后加载配置文件

• 逻辑可重构

• 并行处理能力强

• 常用于：通信、图像、AI 加速、工业控制

HDL（Hardware Description Language）

硬件描述语言，用来“描述电路”的语言。

常见：

• Verilog / SystemVerilog

• VHDL

⚠️ 注意：
HDL 不是“软件编程”，而是在描述硬件结构。

RTL（Register Transfer Level）

寄存器传输级描述，是 FPGA 设计中最常见的抽象层级。

特点：

• 描述寄存器 + 组合逻辑

• 可综合

• 面向时钟设计

二、FPGA 设计流程相关术语

综合（Synthesis）

把 HDL 代码转换成：
➡️ 门级网表（LUT、FF 等）

本质：

把“代码”翻译成“电路结构”

实现（Implementation）

综合之后的进一步处理，包括：

• 布局（Place）

• 布线（Route）

• 时序优化

最终生成可下载到 FPGA 的比特流。

Bitstream（比特流）

FPGA 的“配置文件”，下载后 FPGA 才能工作。

常见后缀：

• .bit

• .bin

• .mcs

下载 / 烧写（Program）

把 bit 文件下载进 FPGA 的过程。

三、FPGA 结构相关术语

LUT（Look-Up Table）

查找表，是 FPGA 的基本逻辑单元。

作用：

• 实现组合逻辑

• 相当于“可配置的逻辑门”

FF（Flip-Flop）

触发器，用来存储 1 bit 数据。

常用于：

• 寄存器

• 状态机

• 流水线

BRAM（Block RAM）

片上 RAM 资源，用于：

• FIFO

• 缓存

• 图像数据

• 查找表

DSP Slice

专用运算单元，适合：

• 乘法

• MAC

• 数字信号处理

IO Bank

FPGA 的引脚分组区域：

• 电压标准一致

• 支持 LVCMOS、LVDS 等

四、时序与约束相关术语（重点）

Clock（时钟）

FPGA 的“心跳”，决定系统运行节奏。

时序约束（Timing Constraint）

告诉工具：

• 时钟频率是多少

• 输入输出延迟

• 多时钟关系

常见约束文件：

.xdc

Setup Time / Hold Time

• 建立时间（Setup）：数据在时钟前稳定

• 保持时间（Hold）：时钟后保持稳定

违反会导致：
❌ 时序错误
❌ 系统不稳定

Slack

时序裕量：

• 正数：安全 ✅

• 负数：时序违规 ❌

CDC（Clock Domain Crossing）

跨时钟域问题。

常见解决方式：

• 双触发器

• FIFO

• 异步握手

五、代码与工程常见术语

FSM（Finite State Machine）

有限状态机，FPGA 中非常常见：

• Moore

• Mealy

用于：

• 协议解析

• 控制逻辑

• 流程管理

Pipeline（流水线）

把一条长路径拆成多级，提高主频。

常用于：

• 高速接口

• 算法加速

• 视频处理

IP Core

厂商或第三方提供的功能模块，如：

• FIFO

• DDR

• PLL

• PCIe

AXI

ARM 提出的总线协议：

• AXI4

• AXI-Stream

• AXI-Lite

在 Zynq / SoC FPGA 中大量使用。

六、调试与验证相关

仿真（Simulation）

验证逻辑是否正确：

• 功能仿真

• 时序仿真

工具：

• ModelSim

• Questa

• Vivado Simulator

波形（Waveform）

仿真输出信号波形，用来分析逻辑行为。

ILA（逻辑分析仪）

FPGA 内部调试工具：

• 在线抓信号

• 不用外部示波器

• 非常重要！

七、新手常见误区

❌ 把 FPGA 当 MCU 写
❌ 不写时序约束
❌ 不看综合/时序报告
❌ 只会抄代码不理解结构
❌ 不会用仿真和 ILA

八、总结

如果你是刚入门 FPGA，这些词你早晚都要会：

✔ RTL / 综合 / 实现
✔ LUT / FF / BRAM
✔ 时序 / 约束 / Slack
✔ FSM / Pipeline
✔ 仿真 / ILA

建议你：
👉 收藏本文
👉 遇到不会的词回来查
👉 边写工程边理解