计组的基础知识点

计组

​计算机系统

​冯诺依曼计算结构5个特点

​程序的编译执行过程

​性能指标的计算

一、计算机系统概论

冯·诺依曼体系：存储程序、运算器+控制器+存储器+I/O、二进制、指令串行执行

层次结构：微程序级 → 机器级 → OS级 → 汇编级 → 高级语言级

性能指标：CPI、MIPS、CPU时间 = 指令数×CPI÷主频

二、数据表示与运算

1. 数制与编码

定点数：原码/反码/补码/移码（补码加减统一，移码比浮阶）

浮点数：IEEE754（符号位+阶码偏置+尾数隐含1），阶码决定范围、尾数决定精度

校验：奇偶校验、CRC、海明码（d位检错+纠1位）

2. 算术逻辑单元（ALU）

加法器：串行进位慢、并行进位（CLA）快

补码加减运算、溢出判断（双符号位/进位异或）

移位：逻辑移位、算术移位、循环移位

三、存储系统（重点）

层次结构：Cache—主存—辅存，速度↓容量↑成本↓

主存：SRAM（Cache用）、DRAM（主存用，需刷新）

Cache映射：直接映射 / 全相联 / 组相联

替换算法：FIFO、LRU、随机

写策略：写直达、写回、写分配/非写分配

局部性原理：时间局部性 + 空间局部性

四、指令系统

指令格式：操作码+地址码，定长/变长操作码

寻址方式：立即、直接、间接、寄存器、基址、变址、相对、堆栈

CISC vs RISC：RISC指令少/定长/单周期/Load-Store架构

五、CPU 与数据通路

CPU组成：PC、IR、MAR、MDR、通用寄存器、ALU、CU

指令周期：取指→译码→取数→执行→写回（间址/中断周期可插入）

数据通路：单总线/多总线结构，寄存器间传送用控制信号

硬布线控制器 vs 微程序控制器（微程序慢但规整）

六、控制单元（CU）

微命令：相容性/互斥性

微指令格式：水平型（并行度高）、垂直型（像机器指令）

微程序：控制存储器存放微程序，顺序/散转执行

七、总线与 I/O

总线：数据/地址/控制总线；同步/异步；仲裁（集中/分布）

I/O方式：

程序查询（CPU忙等）

中断（保存现场、向量地址、嵌套）

DMA（外设直连内存，总线窃取，不占CPU算力）

通道（专用I/O处理器）

八、常见易混点速记

SRAM掉电丢，但无需刷新；DRAM需刷新

Cache命中率↑→平均访存时间↓，但不改变主存容量

补码右移补符号位，逻辑右移补0

浮点加减先对阶（小阶向大阶对齐），再尾数加减

中断响应在指令执行结束边界，DMA在总线空闲周期