[PI电源完整性:电容专题(2)] 通过ADS仿真实战来深入理解电容并联,并联谐振峰与阻抗优化

本文通过VRM输出等效模型和电容的串联RLC模型，观察增加去耦电容后，电源分配网络（PDN）的阻抗怎样变化，并解释相同与不同参数电容并联的区别。

一:电压调节模块的输出阻抗特性曲线以及目标阻抗

先搭建VRM输出等效模型。左侧由1 V理想电压源、5 mΩ等效电阻和10 nH等效电感组成供电支路，输出端并联两只47 μF储能电容。每只电容的模型均包含10 mΩ ESR和2 nH ESL。

右侧的12.5 mΩ电阻与独立交流源用于生成目标阻抗参考线

左侧电路经过仿真可以得到 VRM 输出阻抗随频率变化的曲线。

从展示曲线可以观察到：在本模型和参数下，高频端约从2 MHz附近开始超过12.5 mΩ目标线。说明仅靠当前供电支路及两只储能电容，无法在更高频段继续保持这一低阻抗要求。

如果设计要求在更高的频段范围内小于目标阻抗,那么就需要并联更多的电容!

二:增加不同容量的去耦电容后，阻抗怎样变化？

在该实验中,我们继续给VRM等效模型并联1个4,7uf, 3个1uf, 5个0.22uf, 2个0.1uf, 4个0.047uf, 5个0.022uf的电容

新增电容后，总阻抗曲线出现多个波峰和波谷。在当前参数下，较高频端越过12.5 mΩ目标线的位置移动到约50 MHz附近。

即满足目标阻抗要求的连续频段上限，从约2 MHz提高到约50 MHz。

这就引出一个问题,为什么能够得到这样的曲线?

三、为什么不同电容并联后会出现波峰和波谷？

把新增电容按参数分组，分别观察1只4.7 μF、3只1 μF、5只0.22 μF、2只0.1 μF、4只0.047 μF及5只0.022 μF的阻抗曲线。

每只电容都包含理想电容C、等效串联电阻ESR和等效串联电感ESL。在这个常数RLC模型中，单支路阻抗为：

Z(f) = ESR + j[2πf·ESL − 1/(2πfC)]

低频时电容项占主导，阻抗随频率升高而下降；在自谐振附近，电感与电容的电抗互相抵消，阻抗接近ESR；继续升频后，ESL使阻抗上升。

在某些频率，一组支路已经呈感性,而另一组仍呈容性。即LC并联电路，使总阻抗增大，形成LC并联谐振峰；

而如果两组支路都呈容性, 且一组支路到达了自谐振频率,那么就会在该频率点形成波谷,在该频段附近形成低阻抗区域

因此，选择电容组合时，既要利用低阻抗区域，也要检查波峰是否超过目标线。
 

四:相同电容并联时，阻抗有什么规律？

搭建1个0.1uf的等效电路模型电路 和 10个0.1uf电容并联的电路

观察两个曲线,发现自谐振频率点相同,但整体阻抗减小,在自谐振频率点,10个电容并联后,阻抗变为单个电容的十分之一

在容性区域, 10个电容并联后,阻抗变为单个电容的十分之一,由于电容的阻抗计算公式, 可知电容变为原来的10倍,这与电容并联,容值相加一致

在感性区域,阻抗变为单个电容的十分之一,根据电感的阻抗计算公式,可知电感变为原来的十分之一

并联后,相位没有发生改变

总结:N个相同容值的电容并联后, 其ESL和ESL变为原来的N分之1,容值变为原来的N倍!且自谐振频率不变,整体阻抗变小!

 五: 在实际工作中,为什么小电容并联的数量比较多?

观察不同容值的阻抗特性曲线,会发现电容越小,ESR越大,自谐振频率越大

由于小电容ESR比较大, 所以需要多并联一些 才能降低其ESR,使高频下的阻抗仍然小于目标阻抗

总结:如果ESR小,就不需要并联很多电容, 如果ESR大 需要并联很多电容!

这就是为什么往往小电容需要并联特别多! 而大电容本身其ESR就特别低 ,所以不需要并联太多!

本次仿真说明：通过合适的电容参数和数量组合，可以扩展满足目标阻抗的频率范围；同时，不同支路之间的相互作用也会造成局部阻抗峰值。实际选择应检查整个网络在目标频段内的表现，并结合真实布局和器件工况验证。

六:并联谐振峰与哪些因素有关?

并联谐振峰是PDN系统去耦电容网络设计中关注的最重要的指标之一,为了使整个PDN系统的阻抗小于目标阻抗,必须严格控制并联谐振峰的大小, 如果去耦网络设计的不合理,并联谢振峰使PDN系统阻抗在谐振点附近的一段频率范围内超过目标阻抗,会产生潜在的设计风险, 如果负载芯片的电流需求刚好集中在这个范围内,电压波动就可能会超标!

上文我们说到,当不同电容并联后,会出现波峰的原因是在并联谐振峰频率点,有的电容呈现感性,有的电容呈现容性,形成LC并联电路,即会出现LC并联谐振峰

(1)容值差对谐振峰的影响

搭建如下电路, 每个电路都是两个电容并联, 电容容值差分别为0.37uF, 0.46uF, 0.469uF

如图所示,随着电容插值的增大,并联谐振峰也增大! 而且我们其实不应该观察其具体的电容差值,观察电容差值0.46uF和0.469uF的谐振峰,其并联谐振峰阻抗差了接近10倍 

所以应该看大小电容容值的比值,比值越大,谐振峰就越大!

(2) ESR对谐振峰的影响

在并联谐振点附近,两个不同的电容并联可以近似等效为如图所示的电路结构(一个电容表现为容性,另一个电容表现为感性),为了观察ESR的影响,我们假设两个电容的ESR相同,都等于R,这种假设并不影响并联谐振峰值随ESR变化的趋势

并联谐振点阻抗可表示为

其中Q为质量指数 即

对ESR求导得  时 对应Q = 1 ,此时并联谐振点阻抗最小

可见 从减小并联谐振峰来说, ESR并非越小越好! 在实际应用中, 优化ESR基本上都是针对几十微法甚至几百微法的大容量钽电容,在这个范围内的电容存在不同的ESR,这样就提供了优化设计的空间

(3) 安装电感对谐振峰的影响

安装电感增加了电容感受到的总电感的大小,使电容阻抗在自谐振频率点后增加得更快

安装后总的电感可表示为: L =ESL + Lmount

分别设计三个电路, 安装后总电感分别为1nH,5nH,10nH

如图所示,安装后总电感越大,并联谐振峰峰值越大,且并联谐振频率越低

所以由于并联谐振峰增大,要想满足目标阻抗的要求,就需要并联更多的电容

另一方面,由于谐振点向低频移动,为了高频处也可也满足目标阻抗的要求,需要增加很多容值更小的电容

所以安装阻抗对PDN阻抗的影响非常大,是设计PDN系统中重点关注的影响因素之一,我们要尽量减小安装电阻, 比如体积较大的电容使用多个过孔并联, 使电源过孔和地过孔尽量靠近增加互感, 电容尽量靠近芯片的供电引脚减小平面的分布电感等