FTG-SPAD专业解读：用FPGA三态门实现可重构主动淬灭的时间分辨单光子探测

FTG-SPAD专业解读：用FPGA三态门实现可重构主动淬灭的时间分辨单光子探测

这篇发表于 Optics Express 的工作提出了一种低成本、紧凑且可在固件层面完全重构的时间分辨单光子探测系统——FTG-SPAD。其核心不是开发新型APD器件，而是把主动淬灭电路（AQC）的偏压开关功能直接映射到FPGA三态门上，使探测器前端与淬灭、时序及数据处理电路解耦，从而形成一种“APD可更换、时序可编程、通道可扩展”的单光子探测平台。

一、技术背景：为什么需要主动淬灭

SPAD需工作在盖革模式下才能实现单光子探测。一旦光子触发雪崩，必须尽快将偏压降至击穿电压以下以终止自持雪崩，并在可控保持时间后恢复偏压，准备下一次探测。被动淬灭依赖高阻镇流电阻，淬灭时间和恢复过程控制有限；主动淬灭则通过主动偏压开关快速调节SPAD阴极电压，并可由数字逻辑精确控制保持时间与探测时间窗口，从而显著抑制后脉冲效应，保证探测时间窗口稳定。

典型AQC包括三部分：输入级雪崩检测、主动偏压开关、可编程保持时间控制。FTG-SPAD的创新点在于：用FPGA三态门作为主动偏压开关，用有限状态机提供可编程保持时间，并用单端电压参考输入接收器作为传感电路，实现阈值可调并支持高通道密度。

二、系统架构与器件实现

前端探测器为N-on-P型APD，制备在厚度13 μm、电阻率60 Ω·cm的p型外延硅层上，测试器件直径23 μm。FPGA采用低成本Altera Cyclone IV EP4CE6F17C8，具有179个可独立配置I/O、6272个逻辑单元、392个逻辑阵列块、270 kbit嵌入式存储器和2个PLL。APD阴极可通过电路板级直连FPGA I/O，实现逐通道主动淬灭。