飞控主控最小系统电路

一、原理

1、供电部分

以下为官方手册（规格书 PDF 在线查看 – ICSpec）中的全部供电部分。

图中所有电源引脚

VDD（5个）：数字电源。所有VDD接3.3V稳压模块过来的3.3V，和官方手册中一致，每个VDD引脚，单独引一个100nF电容接地进行高频滤波。整个电源需要一个4.7uF电容进行储能和稳压。 VDDA（1个）：模拟电源。直接接接3.3V稳压模块过来的3.3V，没有和数字电源隔离，同样引一个100nF电容接地进行高频滤波。 VREF+（1个）：模拟参考电源。直接接接3.3V稳压模块过来的3.3V，和VDDA共用一个滤波电容。 VCAP（2个）：内部核心LDO。和官方手册中推荐的一致，两个VCAP引脚各自通过一个2.2uF电容接地。 VSS：数字地。所有的VSS直接接GND； VDDA：模拟地。

电容与引脚分配关系如下：

2、时钟部分

        晶振接在Pin12（PH0-OSC_IN）和Pin13（PH1-OSC_OUT）之间，这个晶振内置了起振电容的，所以不需要外接起振电容。

3、复位部分

        NRST 的全称是 Negative Reset（低电平复位）。刚上电的瞬间，C9电容无电，两端电压不能突变，相当于电容短路，NRST接地，直接触发复位，随后电容通过芯片内部上拉电阻充电，电压升到阈值后，芯片退出复位，开始正常运行。没有外部按钮手动复位。

4、下载部分

        支持USB – TypeC、SWD下载。其中SWD使用引脚Pin72（SWD_SWDIO）和Pin76（SWD_SWCLK）进行下载。

5、启动模式部分

        BOOT0 = 0（正常模式）：即未按下按钮，BOOT0引脚通过一个10K电阻下拉接地，此时引脚为低电平，芯片从主闪存（Flash）启动并正常运行程序；

        BOOT0 = 1（刷机模式）：按下按钮，BOOT0引脚直接接VDD，此时引脚为高电平，芯片从系统存储器（System Memory）启动，运行官方的烧录工具（ISP Bootloader），用户此时可以通过 USB – TypeC为芯片刷入新固件。

二、注意事项

1、VDD补充

1、核心域

• VDDLDO：内部核心稳压器的电源输入，通常与VDD共用3.3V，在芯片内部自己降压到 1.2V左右（Vcore），专门给CPU和RAM供电。

• VCAP1 / VCAP2：内部核心LDO的输出引脚。必须外接2.2μF电容到地，用于稳定内部 Vcore（核心电压）。详细来说，外接电容起①滤波；②CPU的瞬态电流补给（防止内部稳压输出电压被拉低）；③内部LDO闭环控制系统的外置环路补偿。

2、备份域 

• VBAT：备份电池电源输入（1.2V~3.6V），用于在VDD掉电时维持RTC和备份寄存器。

3、模拟域

• VDDA ：模拟电源输入，给ADC、DAC等供电。

• VREF+：参考电压输入。ADC 是把连续的模拟电压（比如电池电压）转换成离散的数字量（比如0~4095）。VREF+ 定义了转换的满量程上限。例如，VREF+ = 3.3V 时，数字 4095 对应 3.3V，此时如果引脚采集到电压为1.65V，那此时计算出的值就是（1.65/3.3）*4096=2048.

4、VDD域

• VDD：主数字电源输入，通常为3.3V，给所有I/O和PLL等供电。如通过I/O口点亮LED的电就由该引脚提供。

5、USB

• VDD33USB：通过外接3.3V供电，此时内部USB稳压器禁用（VDD50USB直接接地），给USB通信供电；

• VDD50USB：通过外接5V供电，内部USB稳压器稳压至3.3V（VDD33USB外接一个 1μF电容到地 进行稳压和滤波），用于给USB通信供电。

5、VSS

• VSS：VSS为上述所有模块的共用地，虽然走线路径上隔开了模拟/数字等，但最后都会回到VSS。